Análise de Desempenho de um Roteador utilizando Diferentes Arquiteturas de Decremento em uma Rede-em-Chip

Autores

  • T. de Oliveira
  • N. Marranghello

DOI:

https://doi.org/10.5540/tema.2008.09.03.0427

Resumo

Uma rede-em-chip está sendo desenvolvida para permitir a implementação de uma Rede de Petri em hardware. Para determinar a melhor arquitetura do decrementador a ser incorporada ao roteador dessa rede foi desenvolvida uma abordagem baseada em equações matemáticas que computam as quantidades de portas lógicas e de níveis de lógica dos decrementadores e do roteador. Uma fórmula de desempenho foi estabelecida para realizar uma análise comparativa da arquitetura do roteador com cada um dos decrementadores.

Referências

[1] K.M. B¨uy¨uksahin, F.N. Najm, High-level area estimation, em “ISLPED ’02: Proceedings of the 2002 international symposium on Low power electronics and design”, pp. 271-274, New York, NY, USA, 2002.

J.P. Deschamps, G.J.A. Bioul, G.D. Sutter, “Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems”, Wiley-Interscience, New Jersey, 2006.

D.S. Gelosh, D.E. Steliff, Modeling layout tools to derive forward estimates of area and delay at the rtl level, ACM Trans. Des. Autom. Electron. Syst., 5, No. 3 (2000), 451-491.

G.D. Micheli, L. Benini, “Networks on Chips: Technology and Tools (Systems on Silicon)”, Morgan Kaufmann Publishers, San Francisco, 2006.

M. Nemani, F.N. Najm, High-level area and power estimation for vlsi circuits, em “ICCAD ’97: Proceedings of the 1997 IEEE/ACM international conference on Computer-aided design”, pp. 114-119, Washington, DC, USA, 1997.

C. Ramachandran, F.J. Kurdahi, D.D. Gajski, A.C.-H. Wu, V. Chaiyakul, Accurate layout area and delay modeling for system level design, em “ICCAD ’92: Proceedings of the 1992 IEEE/ACM International Conference on Computeraided design”, pp. 355-361, Los Alamitos, CA, USA, 1992.

A. Srinivasan, G. Huber, D. LaPotin, Accurate area and delay estimation from rtl descriptions, IEEE Transactions on VLSI Systems, 6, No. 1 (1998), 168-172.

Downloads

Publicado

2008-06-01

Como Citar

de Oliveira, T., & Marranghello, N. (2008). Análise de Desempenho de um Roteador utilizando Diferentes Arquiteturas de Decremento em uma Rede-em-Chip. Trends in Computational and Applied Mathematics, 9(3), 427–436. https://doi.org/10.5540/tema.2008.09.03.0427

Edição

v. 9 n. 3 (2008)

Seção

Artigo Original

Licença

Direitos Autorais

Autores de artigos publicados no periódico Trends in Computational and Applied Mathematics mantêm os direitos autorais de seus trabalhos. O periódico utiliza a Atribuição Creative Commons (CC-BY) nos artigos publicados. Os autores concedem ao periódico o direito de primeira publicação.

Propriedade Intelectual e Termos de uso

O conteúdo dos artigos é de responsabilidade exclusiva dos autores. O periódico utiliza a Atribuição Creative Commons (CC-BY) nos artigos publicados. Esta licença permite que os artigos publicados sejam reutilizados sem permissão para qualquer finalidade, desde que o trabalho original seja corretamente citado.

O periódico encoraja os Autores a autoarquivar seus manuscritos aceitos, publicando-os em blogs pessoais, repositórios institucionais e mídias sociais acadêmicas, bem como postando-os em suas mídias sociais pessoais, desde que seja incluída a citação completa à versão do website da revista.